目前常用的力科PCIE飞线测试套件分GEN2和GEN3 2种规格，GEN2的型号可以进行2.5G/5G速率测试，GEN3型号用于2.5GT/s,5GT/s及8GT/s速率测试。本篇从使用角度出发，介绍了力科PCIE飞线测试套件使用中一般性的问题及注意事项，以及相关飞线测试特殊性带来的一些挑战及解决方法，重点是协助用户来抓取合格的数据，供PCIE总线开发及测试工程师参考。
　　力科PCIE分析仪使用的一般注意事项及常见问题
　　建议工程师在使用分析仪的之前，花点时间看一下分析仪软件（简称软件）自带的规格书，使用手册及应用指南：
　　C:\Program Files (x86)\CATC\PETracer\DataSheet – 规格书目录
　　C:\Program Files (x86)\CATC\PETracer\Documents – 手册目录
　　C:\Program Files (x86)\CATC\PETracer\AppNotes – 使用指南目录
　　相关内容方便大家快速掌握基本操作及注意事项
　　a 录制设置技巧
　　开始录制的时候如果我们不知道当前总线宽度，速度和极性，可以这样做：
　　图1 PETracer 中的录制设置
　　将 图1中1/2/3的位置设为自动检测时，硬件连接正常时运行协议分析软件，我们能看到如下图结果：
　　图2 PETracer 中的状态显示
　　可以看到连接的宽度，速度及连接的质量（绿色圆点表示连接正常，黄色及红色的圆点表名连接有问题），以及连接的极性（以圆圈内的加号+ 及减号 – 表示信号的正负极性）。依据此，我们就可以将图一中原来设为自动的位置设为固定的参数。这样做的原因是，尽管这些自动设置给使用带来方便，当我们不知道总线的速度，宽度及lane极性的时候，我们可以方便地利用AUTO选项来抓到码流。但这是有代价的，AUTO的设置意味分析仪必须花更多的时间，更多的资源来检查这些可能会变化的参数，带来的问题是在检测速度变化，宽度变化等改变的时候，需要花更多的时间来锁定信号，这对于检查变化中发生的问题的状况是不利的。建议，尽可能使用静态的参数设置，如必须分析改变过程的问题时，则再改变对应的设置为自动状态。
　　但是当连接不好时怎么办？可以从软件的状态栏及实际分析仪显示面板的状态LED的颜色可以看出来，相应于表示连接正常的绿色，连接不良时，软件及分析仪显示状态以黄色及红色表示。连接不良时，是无法抓取正常的数据的，因此要检查分析仪，连接电缆，连接器及测试平台，确认上述部分均工作正常。
　　强调一点，当抓取上电或掉电过程，连接速度或宽度变化协议过程时，瞬态错误是允许的，协议分析仪需要时间去锁定信号，过程中必然会出现错误数据。相应地，图一中对应的自动检测参数就必须也设定为自动状态。
　　b ASPM电源管理
　　规格定义PCIE的连接可以在L0，L0s及L1直接切换，这是由硬件控制的，取决于当前系统PCIE总线的忙闲状态，跟设计有关。我们都知道，PCIE总线只有在全功率状态（L0，POLLING和RECOVERY等）才能获取正常的码流，其他低功耗状态L0s，L1，L2， L3等状态总线连接是关掉的。因此我们需要在待测系统中关掉ASPM，让连接一直保持正常，这也是分析仪正常工作的条件之一，当然如果必须要在ASPM状态调试除外。ASPM功能可以通过写配置空间的控制寄存器对应的位来实现。当从L0s状态回L0时，力科的分析仪zui少需要16-20个FTS（具体跟连接的速度及宽度有关）才能锁定信号。
　　c 内部时钟，外部时钟及SSC时钟（Spread Spectrum Clocking）
　　分析仪面板上有外部时钟输入插头，同时软件中也有对应的外部及内部时钟选项。这代表什么意思呢？通常情况下，PCIE默认使用固定时钟频率，也就是不使用扩频技术SSC时钟，这时使用外部或者分析仪内部时钟应该说没有很大的差别，原因是时钟频率是固定的，分析仪前端PLL可以相对容易地从码流中恢复时钟并与本地时钟锁定，当然用外部时钟锁定会更好些, 尤其在定位ASPM相关问题的时候。
　　另外一种情况是SSC扩频时钟打开时，这时从码流中恢复时钟与锁定，会比较困难。是接外部时钟输入，以便快速锁定信号。这点在PETracer软件6.53及以后版本有改变，软件已经做到SSC扩频时钟时可以锁定信号，但具体情况跟信号品质有关。如果SSC扩频时钟打开时分析仪无法以内部时钟正常抓取数据，这时依然要考虑以外部时钟来恢复数据。
　　d 分析仪面板显示连接正常，但抓不到包
　　这种情况下通常的问题，都是因为分析仪的lane的序号（多lane配置，非x1的情况），极性或者lane的宽度设定跟实际不符合，因此无法解析正确的数据或者显示解析错误。正确的做法是改变lane序号，极性或者lane宽度，然后再尝试抓一段码流看看出错情况。如果，能正常工作了，那显然对应的某项设定原来是错误的。
　　一般这种情况下，针对多lane的配置，抓的包中一般会看到只有Ordered Sets被解码处理，其他的部分会出现很多的IDLE 符号错误或者其他很多类型的错误，并且数量非常多。这是必须考虑到Lane的排序错误或者宽度不符合的情况。这是因为，协议规定Ordered Set在每个lane上都有同时发送，但DLLP和TLP包会按字节顺序，分散在每个lane上。因此lane顺序不对或者宽度不对，可以想象出分析仪是无法恢复正常的DLLP或者TLP包。
　　另外要考虑是否图一中录制选项中1 设定错误，把速度设为自动，再尝试一下，分析抓取数据的正确速度。
　　e 充分利用软件提供的Traffic Summary Report， 如下图示：
　　图2 PETracer 中的Traffic Summary Report
　　软件的各项功能都对使用者提供帮助，这儿Traffic Summary Report 可以帮助我们定性地了解分析仪抓包的出错情况，从窗口栏我们可以看到，上行（Upstream）和下行（Downstream）的错包统计；从错包的方向及相对错误的多少，我们能知道当时2个方向连接的健康状况，当我们调整或者更换电缆，改变探头参数的以后，能从前后错误报告的内容变化，大概知道更改的效果是变好或者变差了，从而知晓需要调整的方式。当然，当连接过程为尝试连接（TRAINING）状态时，这是发生的数据包错误时正常现象，这点必须加以区别。
　　简而言之，了解协议和分析仪操作，就能很快的利用之来解决实际问题。下面介绍一些相关飞线测试的注意点。
　　针对飞线测试注意事项及常见问题
　　嵌入式的系统中PCIE总线电路就没有我们熟悉的不同宽度的PCIE插槽，系统通过匹配电阻，隔直电容及传输线，用差分信号对直接把PCIE设备两两连接在一起。考虑到FR4的PCB基板介质，100欧姆的差分传输线特征阻抗，设计的走线宽度一般都在5-8mil之间，差分线相互间距也小于10mil，这对焊接的实际操作带来困难。更加头疼的一点是，一般设计中都不会预留PCIE信号输出点或者测试点。可以想象，在这样的系统中要接出PCIE的信号进行调试，可不是一件简单的事情。
　　a 探头焊接位置及探头匹配电阻
　　探头位置及探头匹配电阻的选取，要尽量减少对原来系统的影响，同时又能保证分析仪能够获得足够的能量，能正常解码。
　　正常PCIE总线上可选的探头接出位置有如下的3个点：
　　图3 PCIE总线差分信号传输
　　可以推断出A，B，C 这3点中A的信号强度，B其次，Czui弱，这是由于经过传输后，信号会衰减的缘故。因此，推荐将探头位置设定在A点，这时信号。一般而言 A点的位置实际在板子上为印刷线路，焊接操作难度很大，一般推荐直接焊接在隔离直流的电容靠近A点的焊盘侧。
　　探头匹配阻抗的选取要保证上面说的，我们一般希望能从PCIE的连接上取得10%左右的能量，这样可以保证影响较小，因此推荐的匹配阻抗在330欧姆到470欧姆之间，特别对于GEN3的速度，探头电阻默认设定是470欧姆。具体使用电阻参数规格，需要与力科协议分析部门的销售及支持人员沟通。
　　b 确定使用内部时钟还是外部时钟
　　什么时候需要考虑这个问题？当抓的数据有很多错误，但又不属于我们刚刚在*部分d节中讨论的那些，那么下一个动作，可以尝试改变一下分析仪CLOCK源的设置，看看有没有改善或者解决。如下图4
　　图4 改变参考时钟输入源
　　c Lane顺序对调功能(SWIZZLING CONFIG)
　　采用飞线测试时候，还会碰到一种情况，焊接的时候有可能把Lane的连接顺序或者极性焊错了，就没有办法按默认设置去抓取数据了，这时在图2的状态栏及下图的仪表盘（DASHBOARD， 按图2的蓝色图标）都可以看出来极性不对，但Lane的顺序就只能在仪表盘中显示了。极性反了，可以通过反转某位极性的设置来纠正，但Lane的顺序反了要如何处理？因为在连接点细小，线数比较多，比较难进行手工焊接的情况下，重新焊接显然不是的方案，参考下图5的4，对应物理Lane的顺序及逻辑Lane的顺序
　　图5 仪表盘（DASHBOARD）窗口显示的状态参数
　　能看到目前是一一对应的，但对于错误的连接顺序，能看到对应物理及逻辑的Lane顺序，或者某些位或者所有的位有不对应的地方，这是我们就要用到图1中的4 Lane顺序对调功能(SWIZZLING CONFIG)，如下图5：
　　图5 Lane顺序对调功能(SWIZZLING CONFIG)
　　设置正确的逻辑Lane顺序，使之符合实际的Lane连接。另外一个需要用到Lane 顺序对调功能的地方，就是当我们在做飞线测试的时候，怀疑某个Lane的连接有问题或者坏了，这是我们可以将Lane接到其他的认为是好的物理Lane的端口上面，然后在图5的Lane顺序对调功能(SWIZZLING CONFIG)对话框中去设定正确的对应关系，从而确认Lane端口好坏。
　　关于仪表盘部分有一点需要注意：仪表盘显示的状态不是每次马上实时更新的，有时候我们会发现当前的现实状态与实际分析仪面板显示不一致，等缓存的内容上传到主机的时候，它的状态就会被刷新。
　　d 探头的焊接技巧。
　　PCIE如此高的速度，尤其是8G速度时，离散参数对测试的结果影响越来越大。鉴于焊接点的挑战性，建议：
　　-        由经验丰富的焊接人员进行焊接
　　-        焊接加热时间不能太长，应该控制在30s以内。保持焊接点圆滑，减少离散参数
　　-        必须进行固定，防止探头拉扯，损伤线路板上的走线
　　寻求力科
　　如经过以上努力还是无法解决问题时，这时可以寻求力科本地销售或者的帮助，或者写给psgsupport@edynelecroy.com，用英语写了，这样可以让更多的非中文母语人员能看到问题，并给出他们自己的建议。
　　为了更加有效的沟通，建议在提问前准备好一下信息以备查询：
　　a.     一段含有问题的trace 文件，包含SKIP Ordered Sets。
　　b.     主机操作系统的描述
　　c.      待测系统的描述，PCIE的速度及宽度，RC或者Switch，及EP的类型
　　d.     分析仪的型号及序列号（可以从trace文件里面看到），飞线测试套件的型号及序列号
　　有了这些后，人员基本了解系统的状况，可以提供更有效帮助。